TITAC-2: A 32-bit Asynchronous Microprocessor

非同期式マイクロプロセッサの動向

News

Summary

　TITAC-2 はクロックの無い 32-bit 非同期式マイクロプロセッサである。 そのアーキテクチャは MIPS社 R2000 プロセッサを参考にしている。 5段パイプライン、オンチップキャッシュ、例外処理機能、 外部割り込み機能を持っているが、 命令のエンコーディングが異なるためオブジェクトコードの互換性はない。 R2000 との主な違いは、乗除算、特権命令、分岐命令を実行するときの 遅延スロットである。

TITAC-2チップは3層メタル配線 0.5ミクロンルール C-MOS スタンダードセルテクノロジーを用いて製造した。 12.15mm x 12.15mm のチップ中に 496,367 MOSトランジスタと 8.6Kバイトのメモリマクロが集積されている。

(picture of TITAC-2) 　左の写真は TITAC-2マイクロプロセッサの最終レイアウトである。 この最終レイアウトのデータを記録したDATテープは 1996年のクリスマスイブに発送した。 TITAC-2チップは 日本電気(株)で製造され、1997年2月15日に製造終了した。 メモリ、I/O、TITAC-2の評価に必要なその他の各種回路を 実装した基板のデバッグを約1週間かけて着実に行なった後、 1997年2月22日、TITAC-2チップで Dhrystone V2.1 の ベンチマークプログラムを走らせることに成功した。

(picture of the board) 　左の写真は実験用基板である。 この基板上には、TITAC-2プロセッサ、512KバイトSRAM、 128KバイトEPROM、I/O制御回路、速度性能・遅延非依存性・ 電力消費を評価するための回路が実装されている。

　TITAC-2 は電源電圧を 1.5V から 6.0V の範囲で変化させても 正常に動作する。 また、パッケージ表面の温度を摂氏85度までドライヤーで 加熱しても液体窒素によって冷却しても正常に動作する。 そして、電源電圧 3.3 V、室温において Dhrystone ベンチマークを 実行すると、消費電力 2W、54 VAX MIPS を達成する。

　TITAC-2 の設計における重要な点は、比例遅延変動モデル(SDIモデル)と 名付けた新しい遅延仮定を導入したことである。 この遅延モデルは、信頼性も速度性能も高い非同期式VLSIを設計する ための妥当なアプローチを提供するものである。 SDIモデルは unbounded delay model の一種である。 すなわち、ゲートや配線の遅延の上限値を未知であると仮定する。 よく知られた unbounded delay model である Delay-Insensitive モデル(DIモデル)と違うところは、 SDIモデルでは「任意の2つの回路構成要素の間には 相対的な遅延の変動比に上限が存在する」と仮定することである。 SDIモデルに基づいて設計した回路は、 回路内のある信号伝搬経路の "実際の" 遅延が "設計時に予測した" 遅延からK倍になったとしても 正しく動作する。こうして、充分な遅延非依存性と、 DI や Quasi-DI よりもずっと速い動作が達成されるのである。 TITAC-2 の設計では、使用するテクノロジーを考慮して、 最大でも 1.93mm x 1.93mm を越えない大きさの いくつかの部分回路にシステム全体を分割した。 この 1.93mm x 1.93mm という面積は、 遅延の最大変動比 K が 2 となる面積を調べて 決定したものである。 それぞれの部分回路は K=2 の SDIモデルに基づいて設計した。 一方、部分回路どうしの間を結ぶ大域的な配線は DIモデルに基づいて設計した。

Publications